USB und Firewire sind Standardschnittstellen in Computertechnik und Unterhaltungselektronik. Auch Mobiltelefone, PDAs und Steuergeräte in der Industrie-Elektronik werden mit diesen Highspeed-Schnittstellen ausgerüstet. Schutzbauelemente, die diese Schnittstellen vor ESD schützen, unterliegen besonderen Anforderungen, denn die Signalintegrität darf durch parasitäre Effekte der Bauelemente nicht beeinträchtigt werden. Miniaturisierung und Integration sind zusätzliche Herausforderungen bei der Entwicklung dieser Bauelemente.
Ersatz von Halbleiterdioden
CeraDioden besitzen gegenüber Halbleiterdioden technische Vorteile. In ihren elektrischen Eigenschaften sind CeraDioden grundsätzlich bidirektional. Die Gefahr, das Bauelement während der Bestückung in falscher Richtung zu platzieren, ist ausgeschlossen. Die ESD-Schutzeigenschaften der CeraDioden sind bis zu einer Einsatztemperatur von 85 °C konstant, während sich diese bei Halbleiterdioden schon ab 25 °C beginnen zu verschlechtern (Temperaturderating).
EPCOS hat auf Basis der bewährten CeraDiode-Technologie ein neues Array in der Bauform SOT-666 entwickelt (entsprechend 0506). Trotz seiner geringen Größe vereint das Array CDA3C05GTH gleich fünf CeraDiode-Funktionen. Mit dem neuen CeraDioden-Array CDA3C05GTH (Bauform 0506, SOT-666) können mit nur einem Bauelement platz- und kosteneffektiv sowohl eine als auch zwei USB-Schnittstellen oder eine Firewire-Schnittstelle (Daten- und Versorgungsleitungen) geschützt werden. Besonderer Wert wurde auf ein niederkapazitives Design gelegt. Die parasitäre Kapazität liegt bei <3 pF typ. (5 pF maximal) und ist deshalb für schnelle Datenleitungen wie USB geeignet. Dank der Pin-Kompatibilität des Arrays können die neuen Bauelemente Halbleiterlösungen 1:1 der Bauform SOT-666 ohne Änderungen des Layouts ersetzen. Die Abbildungen 1 bis 3 zeigen typische Applikationen.
| | ABBILDUNG 1: USB 2.0 SINGLE-PORT-SCHUTZ |
| | Das Array CDA3C05GTH besitzt ein sogenanntes Pitch-500-Design und kann deshalb ohne spezielles Leiterbahnenlayout direkt auf entsprechende Leiterbahnen gesetzt werden. |
|
| | ABBILDUNG 2: USB 2.0 DUAL-PORT-SCHUTZ |
| | Das neue Array kann zwei USB-Anschlüsse gleichzeitig schützen. Das Bauelement schützt dabei vier Datenleitungen und die Spannungsversorgungsleitung. |
|
| | ABBILDUNG 3: SCHUTZ EINES IEEE-1394-PORTS |
 | | Ein einziges Bauelement schützt bei der Array-Lösung von EPCOS neben den vier Datenports auch die Versorgungsspannung einer IEEE1394-Schnittstelle (Firewire, DV) gegen ESD. |
|
Hohe ESD-Stabilität und Robustheit
Das CeraDiode-Array CDA3C05GTH überzeugt durch seine hohe ESD-Stabilität. Das belegten Messungen des Verhaltens von Kapazität und Leckstrom an den Daten-Pins nach der Belastung mit ESD-Impulsen nach IEC 61000-4-2, 8 kV Kontakt- beziehungsweise 15 kV Luftentladung.
| Kapazität: | Laut Spezifikation darf die Kapazität nach +/- 10 Impulsen maximal 5 pF betragen. Diese Forderung wird sogar nach +/- 50 Impulsen erfüllt. |
| Leckstrom: | Laut Spezifikation darf der Leckstrom nach +/- 10 Impulsen maximal 1 µA betragen. Diese Forderung wird auch nach +/- 50 Impulsen bei Weitem erfüllt. |
Sowohl die Kapazität als auch der Leckstrom bleiben selbst nach 100 ESD-Impulsen nicht nur nahezu unverändert, sondern sogar deutlich unter dem spezifizierten maximal zulässigen Wert von 5 pF beziehungsweise 0,1 µA. Dies beweist die hohe ESD-Stabilität und Robustheit des Bauelements.
| | ABBILDUNG 4: ÄNDERUNG VON KAPAZITÄT UND LECKSTROM BEI 8 KV ENTLADUNG |
Weder Kapazität noch Leckstrom änderten sich selbst nach ±50 ESD-Impulsen nennenswert. Ähnliche Ergebnisse zeigt ein 15-kV-Test. |
|
Ein weiteres wichtiges Auswahlkriterium für Bauelemente zum Schutz von schnellen Datenleitungen ist die Beeinflussung der Signalintegrität sowie die Vermeidung von Signalverlusten. Hierbei ist die parasitäre Eigenkapazität für die Eignung ausschlaggebend. Sie muss entsprechend gering sein, um die unzulässige Abflachung der Schaltflanken zu vermeiden. Die Entwickler von EPCOS konnten die Eigenkapazität der einzelnen CeraDioden auf deutlich unter 5 pF senken. Der USB 2.0 Compliance Test weist die Tauglichkeit des Arrays CDA3C05GTH nach (Abbildung 5).
| | ABBILDUNG 5: AUGENDIAGRAMM NACH USB 2.0 COMPLIANCE TEST |
 | | Der rote Bereich – auch als Auge bezeichnet – darf von den Signalflanken nicht berührt werden. Das CeraDiode-Array erfüllt dank seines niederkapazitiven Designs diese Bedingung. |
|
| | TABELLE: KENNDATEN IM ÜBERBLICK |
|
;)
;)
;)
;)
;)
;)
;)
;)
